Samsung ve XCENA'nın MX1'i: 2 TB CXL bellek genişletmesi ve 3072 RISC-V çekirdek bir arada

Genişleten, saklayan ve hesaplayan bir CXL kartı

Hot Chips 2026'da XCENA ve Samsung, adı "Memory Xcelerator" anlamına gelen MX1 adlı bir PCIe ekleme kartını tanıttı. Chips and Cheese'ye göre cihaz aynı anda üç rol üstleniyor: CXL üzerinden host belleğini genişletiyor, SSD'leri bağlayıp bunları bellek olarak sunabiliyor ve ayrıca kendi bünyesinde büyük bir hesaplama motoru taşıyor.

Genişletme tarafında kart, 2 TB'a kadar DDR5 kabul ediyor ve host'a PCIe 6 / CXL 3.2 x8 bağlantısı üzerinden bağlanarak 128 GB/s toplam bant genişliği, yani her yönde 64 GB/s sağlıyor. SSD'ler için sekiz adet aşağı yönlü PCIe 6 hattı bulunuyor ve bağlanan depolama, kartın DRAM'ı önbellek görevi gördüğü şekilde host'a CXL belleği olarak sunulabiliyor; XCENA bu yeteneği "Infinite Memory" markasıyla pazarlıyor.

Veri paralel işler için 3072 RISC-V çekirdek

Kart üzerindeki hesaplama birimi, tasarımın en ayırt edici özelliği. Chips and Cheese, çipin L2 önbellekleri ve bir veri TLB'sini paylaşan 32'lik kümeler halinde düzenlenmiş 3072 RISC-V çekirdek içerdiğini bildiriyor. Dört küme bir alt sistem oluşturuyor; bu, iş atamanın en küçük birimi ve 24 alt sistemle kart aynı anda 24 bağımsız iş yürütebiliyor. Şirket içi bir network-on-chip, alt sistemleri L3 önbelleğe ve belleğe bağlarken, iki Arm Cortex A53 çekirdek kontrol işlevlerinden sorumlu.

RISC-V çekirdekler in-order ve 1.1 GHz'de çalışıyor; makale bunu Intel'in Xeon Phi'sine benzeterek verimlilik öncelikli bir strateji olarak nitelendiriyor: Bellek bant genişliğinden yararlanmanın ve güç verimliliğinin tek iş parçacıklı hızdan daha önemli olduğu yüksek oranda paralel görevlere çok sayıda mütevazı çekirdekle saldırmak. Güç rakamları bu odağı pekiştiriyor. Samsung'un 4nm süreciyle üretilen çip 40 W çekiyor; bu da RISC-V çekirdek başına 13 mW'nin biraz altına denk geliyor ve dört DIMM takılıyken kart 90 W tüketiyor.

GPU benzeri bir bellek hiyerarşisi

Önbellek hiyerarşisi alışılmadık. Her çekirdeğin 4 KB'lık sanal adresli bir L1 veri önbelleği var, yani veri erişimleri isabet durumunda adres çevirisini atlıyor. Kümeler, sanal indeksli ve fiziksel etiketli 128 KB'lık bir L2 veri önbelleğini, ayrıca 64 KB sayfalar için 1024 girişli ve 1 GB sayfalar için 8 girişli paylaşımlı bir TLB'yi paylaşıyor. Komut tarafında dört çekirdekten oluşan gruplar 8 KB'lık bir komut önbelleğini paylaşıyor, bunu kümе düzeyinde 128 KB'lık bir L2 komut önbelleği destekliyor ve komut alımı doğrudan fiziksel adresler üzerinde, tamamen sanal bellek olmadan yürüyor. Program sayacı önceden tanımlı cihaz fiziksel kod bölgeleriyle sınırlı; bu da çekirdeklerin yanlışlıkla veri çalıştırmasını engelliyor ve işler alt sistem sınırlarında birbirinden yalıtılıyor.

Programlama modeli OpenCL veya CUDA'ya benziyor: Bir çekirdek (kernel) birçok kez çağrılıyor ve her örnek, hangi veriyi işleyeceğine karar vermek için OpenCL'nin get_global_id()'sine benzeyen bir indeks olan mu::getTaskIdx() kullanıyor. Cihaz ayrıca host ile sanal adresleri paylaşıyor, böylece host ve MX1 kodları OpenCL'nin paylaşımlı sanal belleğine çok benzer şekilde işaretçileri ileri geri geçebiliyor; XCENA'nın yazılımı eşleşen sayfa tablolarını yönetiyor.

XCENA, RISC-V'nin genişletilebilirliğinden alt sistem düzeyinde özel bir Vector Processing Engine ile de yararlanıyor. Her çekirdek bir VPE komut kuyruğuna sahip ve vektör işlemlerini devredebiliyor; VPE'ler FP32 ve FP16 destekliyor ve çip genelinde yaklaşık 3 TFLOPS nokta çarpımı verimi sağlıyor. Dikkat çekici şekilde tamsayı işlemleri hızlandırılmıyor ve API, vektör birimini exception yükseltmek yerine hata kodları döndüren yerleşik fonksiyonlar aracılığıyla sunuyor; dolayısıyla kod, taşma ve geçersiz erişimleri açıkça kontrol etmek zorunda.

DRAM önbelleklemeli, SSD destekli bellek

"Infinite Memory" katmanı, bağlı SSD'leri CXL belleği olarak sunarak çalışıyor. SSD'ler RAID modunda çalıştırılabiliyor ve aşağı ile yukarı yönlü bant genişlikleri eşit olduğu için kart, yalnızca SSD'lerle host bağlantısını ilke olarak doyurabiliyor. SSD gecikmesini yumuşatmak için kart üzerindeki DDR5, SSD içeriğini 1024 girişli bir çip içi harita önbelleğiyle izlenen 64 KB'lık sayfalar halinde önbellekliyor; bir isabet yokluğu, MX1'in kendi çekirdeklerinde çalışan firmware tarafından ele alınan bir sayfa hatasını tetikliyor ve firmware veriyi SSD'den getirip eşlemeyi güncelliyor. Chips and Cheese burada çözemediği bir tutarsızlığa dikkat çekiyor: 64 KB sayfalarla 1024 giriş yalnızca 64 MB kapsıyor, oysa XCENA'nın belgeleri önbelleğin varsayılan olarak 16 GB olduğunu ve kapasitenin 16 MB adımlarla ayarlanabildiğini söylüyor.

Tamamlayıcı bir "pinned prefix" mekanizması, kullanıcıların SSD destekli adreslerin bitişik bir bölgesini 16 MB adımlarla boyutlandırarak DRAM'e sabitlemesine izin veriyor. Rastgele sayfalar yerine bir ön ek olduğu için sıcak bir tamponun bellekte tutulmasına uygun; XCENA'nın kendi örneği, bağlı 231 GB DRAM'in 115.5 GB'ını sabitliyor.

Neden önemli

Makine öğrenmesi iş yükleri geleneksel bellek kapasitesini aşmaya devam ediyor ve MX1, buna standart bir PCIe yuvasından yanıt verme girişimi: havuzlanmış DRAM, bellek gibi davranan bir SSD katmanı ve işin belleğe taşınmasını sağlayan, böylece bellek içeriğinin host bağlantısı üzerinden akması yerine verinin yanına yerleştirilmiş binlerce küçük çekirdek. Mimari ayrıca CXL'nin yönünü de gösteriyor: pasif kapasiteden, hesaplama gücü eklenmiş belleğe doğru. SSD katmanı gecikmesi, harita önbelleği tutarsızlığı ve yazılım yığınının olgunluğu gibi sorular hâlâ açık; Chips and Cheese'nin ele aldığı Hot Chips sunumu ise kullanılabilirlik veya fiyat hakkında hiçbir şey söylemiyor. Ancak bir tasarım örneği olarak, bellek genişletme cihazlarının basit kapasite eklerinden ne kadar uzağa evrildiğini gösteriyor.